Engineering Area

No items selected

Computer Architecture

Prof. Mahafzah Basel
(Jordan University (Irbid - Jordan))

Content language:Arabic

Prerequisites

Sono considerati propedeutici i corsi di Fondamenti di Informatica I e Fondamenti di Informatica II.

Objectives

l corso si propone di fornire i concetti di base delle architetture dei sistemi di elaborazione, analizzandone l'organizzazione interna e descrivendo i principi di funzionamento delle CPU, delle memorie e delle strutture di interconnessione e di ingresso/uscita. I concetti vengono esposti in modo del tutto generale; quando necessario si fa diretto riferimento all’architettura dei processori INTEL

Program

Definizione di Sistema di Elaborazione delle Informazioni
Storia e introduzione alla evoluzione , Tecniche di descrizione
Cenni sulle Metodologie di Progetto: livello gate, livello register, livello system
Livello RTL, moduli, elementi di base , Architettura a livello RTL con esempi
Architettura: Unità di Controllo
Esempi di unità di controllo , Unità di controllo a microprogramma
I Processori:
L’architettura di un semplice calcolatore ,Modello a livello RTL , Introduzione alle architetture più complesse. Pipeline. Introduzione all’assembler con esempi semplici
Le Memorie:
generalità, memorie a semiconduttore (ROM e RAM) ,memorie secondarie: tecnologie
cenni alle gerarchie di memoria ,Principio di località e concetti generali,Memoria virtuale (segmenti e pagine) , Memoria cache (tecniche di accesso, politiche di sostituzione, …)
L’architettura x86
Cenni di storia ed evoluzione, L’architettura del processore, Organizzazione della memoria , Architettura del sistema
Introduzione all’assembler dell’architettura x86
Sintassi. Operazioni e pseudo-operazioni., Modi di indirizzamento, Esempi
Sottosistema di ingresso uscita.
Gestione a controllo di programma, Gestione sotto controllo di interrupt, DMA
Bus di sistema
Arbitraggio, Organizzazione nei moderni personal computer, Esempi
Cenni ai processori RISC e superscalari
Architettura PowerPC , Pentium Pro ed evoluzioni

Book

G.BUCCI, Architettura dei calcolatori elettronici, McGraw-Hill, 2001.
J. P. HAYES, Computer Architecture and Organization, McGraw-Hill, New York, 1998.
N.CARTER, Architetture degli elaboratori, McGraw-Hill, 2002

Appointed teaching professor

Professor not available

Video Professor

Prof. Mahafzah Basel - Jordan University (Irbid - Jordan)

List of video lessons

Lesson n. 1: The Role of Performance – Part 1 Display lessons issues		Mahafzah Basel
Course objectives - Hardware and Software interface References Lesson Summary The first computers Internal structure Computers technology and speed Electronic technology development
Lesson n. 2: The Role of Performance – Part 2 Display lessons issues		Mahafzah Basel
Performance Computers Models and complex systems Abstraction levels Design methodology The RTL level
Lesson n. 3: The Role of Performance – Part 3 Display lessons issues		Mahafzah Basel
Combinatory and sequential modules Operations on words The multiplexer The decoder Logic matrixes Computational Elements HW description languages Memory elements
Lesson n. 4: Instructions: Language of the Machine – Part 1 Display lessons issues		Mahafzah Basel
Counters Interconnections Bus RTL level structure RTL language
Lesson n. 5: Instructions, Language of the Machine, Part 2 Display lessons issues		Mahafzah Basel
Execution-control unit Data path cabled control Microprogramming
Lesson n. 6: Arithmetic for Computers – Part 1 Display lessons issues		Mahafzah Basel
Microprogrammed architecture Control unit Design phases
Lesson n. 7: Arithmetic for Computers - Part 2 Display lessons issues		Mahafzah Basel
Binary multiplier RTL program Control signals Computer system architecture
Lesson n. 8: Arithmetic for Computers – Part 3 Display lessons issues		Mahafzah Basel
Architecture of a CPU Interrupts CPU - Memory CPU RTL scheme
Lesson n. 9: Arithmetic for Computers – Part 4 Display lessons issues		Mahafzah Basel
CPU Instruction execution Control architecture Machine language
Lesson n. 10: The Processor: MIPS Datapath – Part 1 Display lessons issues		Mahafzah Basel
Immediate addressing mode Direct addressing mode Indirect addressing mode Registers Address types Extended architecture Subprograms
Lesson n. 11: The Processor: MIPS Datapath – Part 2 Display lessons issues		Mahafzah Basel
Interrupts Memory Memories technology Access time
Lesson n. 12: The Processor: MIPS Datapath – Part 3 Display lessons issues		Mahafzah Basel
The system memory Memories hierarchy Locality Management criteria The virtual memory
Lesson n. 13: The Processor: MIPS Control – Part 1 Display lessons issues		Mahafzah Basel
Substitution policies Cache memory Specific problems
Lesson n. 14: The Processor: MIPS Control – Part 2 Display lessons issues		Mahafzah Basel
Course contents Lesson contents A little bit of history Programming models Memory structure and segmentation
Lesson n. 15: The Processor: MIPS Control – Part 3 Display lessons issues		Mahafzah Basel
Comments on the x86 architecture The BUS The instructions queue The instruction set
Lesson n. 16: The Processor: Single-Cycle Implementation Display lessons issues		Mahafzah Basel
The instruction format Addressing Model evolution
Lesson n. 17: Enhancing Performance with Pipelining Display lessons issues		Mahafzah Basel
Assembler language Syntax Execution DOS functions
Lesson n. 18: A Pipelined Datapath – Part 1 Display lessons issues		Mahafzah Basel
DOS calls Subprograms and modules Translation
Lesson n. 19: A Pipelined Datapath – Part 2 Display lessons issues		Mahafzah Basel
Input / Output interfaces Program control management
Lesson n. 20: A Pipelined Control Unit Display lessons issues		Mahafzah Basel
Interrupt control management Interrupt system Interrupt driver
Lesson n. 21: Large & Fast: Exploring Memory Hierarchy – Part 1 Display lessons issues		Mahafzah Basel
Multiple interrupts management system Vectorization DMA
Lesson n. 22: Large & Fast: Exploring Memory Hierarchy – Part 2 Display lessons issues		Mahafzah Basel
System bus Protocols BUS PCI
Lesson n. 23: Large & Fast: Exploring Memory Hierarchy – Part 3 Display lessons issues		Mahafzah Basel
CISC and RISC architecture Performances
Lesson n. 24: Large & Fast: Exploring Memory Hierarchy – Part 4 Display lessons issues		Mahafzah Basel
The model Pipeline levels
Lesson n. 25: Large & Fast: Exploring Memory Hierarchy – Part 5 Display lessons issues		Mahafzah Basel
Unordered execution Examples

Menu secondario

Engineering Area

Computer Architecture